PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-074360

(43) Date of publication of application: 17.03.1995

(51)Int.CI.

H01L 29/786

(21)Application number: 06-025952

31.01.1994

(71)Applicant: GOLD STAR ELECTRON CO LTD

(72)Inventor: HUH CHANG U

(30)Priority

(22)Date of filing:

Priority number: 93 9301161

Priority date : 29.01.1993


Priority country: KR

(54) METHOD FOR MANUFACTURING VERTICAL THIN-FILM TRANSISTOR

(57)Abstract:

PURPOSE: To provide a method for manufacturing a vertical thin-film transistor with an improved current on/off ratio by easily forming a channel between a source and a drain due to a voltage applied to a gate and improving the electrical conductance by reducing a series resistance at the upper part of the channel when current conducts.

CONSTITUTION: A source electrode and a first semiconductor layer of amorphous Si that is doped to a high-concentration n-type are successively deposited on a glass substrate, a source electrode of a part where a gate electrode is formed and the first semiconductor layer are selectively eliminated, SiN or SiO2 insulation film and Al for gate are successively deposited on an entire surface, Al and the insulation film are selectively eliminated and a gate electrode is formed, and then a gate electrode surface is subjected to anode oxidation and alumina gate insulation film is formed. Then, a second semiconductor layer 17 made of intrinsic



amorphous Si is deposited on an entire surface, a third semiconductor layer 18 with a highconcentration n-type amorphous Si is deposited on it, and further a metal 19 for drain electrode is deposited, thus completing a vertical thin-film transistor.

LEGAL STATUS

[Date of request for examination]

31.01.1994

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

2592044

[Date of registration]

19.12.1996

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出廣公開番号

特開平7-74360

(43)公開日 平成7年(1995)3月17日

(51) Int.Cl.⁶

識別配号

广内整理番号

FI

技術炎示值所

H01L 29/786

9056-4M

HOIL 29/78

311 X

審査請求 有 請求項の数8 FD (全 6 頁)

(21)出職番号

特顯平6-25952

(22)出顧日

平成6年(1994)1月31日

(31)優先権主選番号

1161/1993

(32) 優先日

1993年1月29日

(33)優先權主張国

韓園 (KR)

(71)出頭人 591044131

ゴールド スター エレグトロン カンパ

ニー リミテッド

GOLD STAR ELECTRON

COMPANY LIMITED

大韓民国 チュングチェオンプグード チ

エオンジューシ ヒャンギエオンードン

50

(72)発明者 チャン・ウ・ホ

大轉民国・ソウルーシ・ソンドンーグ・ヘ


ンダン-1ドン・130-99 8/7

(74)代理人 弁理士 山川 政樹

(54) 【発明の名称】 垂直形縁膜トランジスターの製造方法

(57)【要約】 (修正有) 【目的】 ゲート印加電圧でソースとドレイン間のチャンネルが容易に形成され、電流塔通状態になる時にチャンネル上部の直列抵抗を減らして伝導度を向上させることにより、電流のオン/オフ比が良好な垂直形薄膜トランジスタの製造方法を提供する。

【構成】 ガラス藝板上にソース電極と高濃度 n型にドーブされた非晶質 Siの第1半導体層を頂次來多し、ゲート電極を形成する部分の前記フィス電極及び第1半導体層を選択的に除去し、全面にSiNまたはSiO2 総辞限とゲート用AIを順に変まし、AIと総辞限をが、大学の経辞限とゲート電極を形成した後、ゲート電極裏面を陽極酸化してアルミナのゲート総辞限を形成する。次に全面に真性非晶質 Siの第2半導体層 17を蒸客し、その上に高速度 n型非晶質 Siの第3半導体層 18を蒸客し、その上に高速度 n型非価保 Siの第3半導体層 18を蒸客し、きるにドレーン電極用金属 19を蒸客して垂直形意 限トランジスタを完成する。



【特許請求の範囲】

【詩求項 1】 萎坂上にソース電極と高濃度に血形でドーピングされた第1半導体層とを順次に形成する工程と、

グート電極を形成する部分の前記ソース電極及び第1半 導体層を選択的に除去する工程と、

全面に絶縁限とゲート用金属を悪差し、前記金属と絶縁 限を選択的に除去してゲート電極を形成する工程と、 前記ゲート電極の露出した表面を陽極酸化して、ゲート 絶縁膜を形成する工程と、

全面に真性第2半導体層を形成し、その第2半導体層上 に高濃度にn 形でドーピングされた第3半導体層を蒸落 する王線と、

前記第3半導体層上にドレーン電極を形成する工程とからなることを特徴とする重直形薄膜ドランジスターの製造方法。

全面に絶縁関とケート用金属を恋着し、前記金属と絶縁 関を選択的に除去してゲート電極を形成する工程と、 前記ゲート電極の露出した表面を陽極酸化して、ゲート 絶縁関を形成する工程と、

全面に其性第2半導体層を形成し、その第2半導体層上 に高濃度にn 形でドーピングされた第3半導体層を蒸着 する工程と、

前記第3半導体層上にドレーン電優を形成する工程とからなることを特徴とする垂直形薄膜トランジスターの製造方法。

【請求項 3】 請求項 1又は2において、 前記ゲート用金属をアルミニウム で形成することを特徴 とする垂直形薄膜トランジスターの製造方法

とする垂直形浮棋トランジスターの製造方法。 【請求項 4】 請求項 1又は2において、 前記場極酸化法はゲート用金属としてアルミニウム を使

用し、硫酸又は個酸電解質溶液で20℃の温度と130~250A/m2の電流密度の条件で送行してゲート絶縁膜としてのアルミナを形成することを特徴とする垂直形漆膜トランジスターの製造方法。

【請求項 5】 請求項 1又は2において、

前記第1半導体層及び第3半導体層は非晶質シリコン又は微細結晶シリコンを使用して形成することを特徴とする垂直形薄膜トランジスターの製造方法。

【請求項 6】 請求項 1又は2において、

前記第2半導体層は非晶質シリコン又は多結晶シリコン を使用して形成することを特徴とする垂直形薄膜トラン ジスターの製造方法。

【請求項 7】 請求項 1、2又は4において、 前記ゲート絶縁膜の厚さは2000人程度で形成するご とを特徴とする垂直形薄膜トランジスターの製造方法。 【請求項 8】 請求項 1又は2において、 前記ケート用金属と第2半導体層は同じ厚さで形成する ことを特徴とする垂直形薄膜トランジスターの製造方 法・

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は薄膜トランジスターに関するもので、詳しくは電流駆動能力を向上させるのに適した重直形薄膜トランジスターの製造方法に関するものである。

[0002]

【従来の技術】一般的に、溶膜トランジスターは、1M 取以上の5 R AM素子において負荷抵抗の代わりに使用 されるか、又は液晶ディスプレイ装置において事画素領域の画素データー信号をスイッチングするか、密帯イメ ージセンサー(Contectlmege Senso ・)におけてもフォトダイオードで生成された光電荷を 順次にスイッチングするスイッチング素子として広く使 用される。

【0003】このように意味トランジスターは集積化されたしてD又は密毒イメージセンサーでスイッチング素子として使用されるため、ソースとドレーン間にリーク電流があってはならず、まて、ゲートとソースとドレーン間の寄生チャパシタンスが小さい場合だけに正確で早いスイッチング機能を送行し得る。このような従来の重直形薄膜トランジスターを添付した関面に基づいて説明すると次のようである。

【0004】図1は従来の重直形薄膜トランジスターの 製造方法を示す断面図。図2は図1のように製造された 重直形薄膜トランジスターの動作を説明するための断面 図。図3は図1のゲート電圧によるソース/ドレーン間 の電圧、電流変化を示すグラフである。

【0005】従来の垂直形漆膜トランジスターの製造方法は、図1eに示すように、ガラス基板1の全面にケート電極2を形成し、ゲート電極2上にゲート経験限3、第1の真性非晶質シリコン(inest)のために高濃度n形(n+)でドービングされた非晶質シリコン(n・a-Si:H)5及び金属電極6を順次に検層する。

【0006】そして、図16に示すように、金属電極6と、高速度n形でドービングされた非晶質シリコン5を選択的に除去してソース電極6名、66を形成する。続いて、図16に示すように、全面に活性層として使用すべきである真性非晶質シリコン(1-a-Si:H)46を数千人以下で蒸毒し、その上にオース接触のために高速度n形でドーピングされた非晶質シリコン7と、ドレーン電極として使用する金属電極8を順次に蒸毒して従来の重直形薄膜トランジスターを製造する。

【0007】このように製造された従来の垂直形薄膜トランジスターの構造は、ゲード電極2が下端に形成され、ソース電極5a及びドレーン電極8がゲート電極2

の上端に形成された構造である。 このように製造された 従来の垂直形薄膜トランジスターの動作は次のようであ

【0008】即ち、図2に示すように、ソース電極6g の上面はジョットキー接触(Sich ot tky) Con tact)の特性を有し、下面は高濃度n形でドーピン グされた非晶質シリコンちョと接触しているだめオーム 接触特性を有するので、ゲート電極2に電圧を印加する とゲート電極に印加された電圧の電界によりソース電極 5 a の下端の英性非晶質シリコン層 4 にチャンネルが形 成され、ソース電極 6 a に電圧を印加すると電流はソー ス電極 5 e の下端から上端のドレーン電極 8 に流れる。 【〇〇〇9】図3はゲート電極2に印加される電圧によ るソース/ドレーンに流れる電流の変化を示すグラフ で、ゲート電圧とに印加される電圧が高くなるにつれて ソースノドレーンに流れる電流が増加し、ソースノドレ ーン間の電圧が高くなるほとソース/ドレーン間に流れ る電流が増加することを示す。

[0010]

【発明が解決しようとする課題】 しかし、このような従 来の垂直形溶膜トランジスターにおいては、次のような 問題点があった。ゲート電極 2 がチャンネルを一方向に 制御し得ないたけでなく、ソース電極 5 e と上面の其性 非晶質シリコン間にショットキー接触特性を有するが、 微弱であ るので、ソースとドレーン間の電圧差が大きい とソースとドレーン間にリーク電流が流れるためトラン ジスターの信頼度が低下する。活性層として使用する真 性非晶質シリコンを二回にわたって形成するため、工程 が複雑で製造時間が長くなり生産性が低下する。ソース とゲート電極間の寄生容量が形成されるため、漆膜トラ ンジスターの特性が低下する。

【ロロ11】従って、本発明はこのような問題点を解決 するためになされたもので、ゲート印加電圧でソース及 びドレーン間のチャンネルを容易に形成し、チャンネル が電流導通状態になる時にチャンネル上部の直列抵抗を 调ら してチャンネル伝導度を向上させるごとにより、電 流のオン/オフ比が良好な垂直形薄膜トランジスターを 提供することをその目的とする。

[0012]

【課題を解決するための手段】 このような目的を達成す るための本発明は、基板上にソース電極と高濃度にn 形 でドーピングされた第1半導体層とを順次に形成する第 1工程と、ゲート電極を形成する部分の前記ツース電極 及び第1半導体層を選択的に除去する第2工程と、その 全面に絶縁膜とゲート用金属を蒸着し、前記金属と絶縁 **朠を選択的に除去してゲート電極を形成する第3工程と、前記ゲート電極が露出した表面を陽極酸化してゲー** ト絶縁棋を形成する第4王程と、その全面に其性第2半 導体層を形成しその第2半導体層上に高濃度にn.形でド ・ピングされた第3半導体層を恋着する第5工程と、前

記第3半導体層上にドレーン電極を形成する第6工程と からなるものである.

[0013]

【実施例】前述したような本発明を添付図面に基づいて より詳細に説明すると次のようである。図 4~図 10は 本発明の第1実施例の重直形定限トランジスターの製造 方法を示す工程断面図である。本発明の第1実施例の垂 直形薄膜トランジスターの製造方法は、図4に示すよう に、ガラス基板11上に真空悪着装備(CVD、spu tter、evaporetor等)を用いてソース電 極12を数千点程度に蒸落した後、その上にPECVD (Plasma Enhanced Chemical Vapor Deposition)法で高濃度点形

ドーピング非晶質シリコン (n'e-Si:H) 13を

数百人程度の厚さに恋着する。

【0014】図5のように中央部分(ケート電極を形成 する領域)のソース電極12と高濃度の形ドーピング非 晶質シリコン 13 を選択的に除去する。その全面に図6 のように絶縁膜(S.IN又はS.i-O2) 1.4 を煮着し、 絶縁限14上にゲート電極用アルミニウム 15を真空恋 着装備(sputter、E-beam、evapor etor等)で数千人程度に恋差する。

【0.0 15】図すのようにゲートマスクを用いたフォトエッチング工程でアルミニウム を選択的に除去してゲート電極15gを形成し、ゲート電極表面にアルミナ(A 1203) 15を形成する。この際に、アルミナの形成 方法は、12~2.5 w t % 濃度の硫酸又は硼酸電解質溶 液で20℃の温度と130~250A/m2の電流密度 の条件で露出されたゲート電極 15 a を規値酸化して2 000 A程度のアルミナ (A L 203) を形成する。 【0016】そして、図8のようにゲート電極 15 a 及

びアルミナ 1/5をマスクとして用いて、露出された絶縁 膜14を選択的に除去する。 図 9のように全表面にケー ト電極 15 a の厚さと同じ厚さにPECV D法を用いて 其性非品質シリコン17を数千人程度の厚さに素多し、 実性非品質シリコン層17上にオーム 接触のために高濃 度n 形下 - ピング非晶質 シリコン18を燃着し、ドレー ン用金属電極 1 9を真空救着装置で救着する。この際 アルミニウム 15と実性非晶質シリコン17の厚さ は同じくする。図10のように前記ゲート電極15aの L側の金属電極の所定部分を選択的に除去して本発明の第1実施例の垂直形漆膜トランジスターを製造する。

【0017】図11は本発明の第2実施例の垂直形薄膜 トランジスターの断面図である。本発明の第2実施例の 垂直形薄膜トランジスターの製造方法は、図 4のように ガラス基板 1 1上にソース電棒 12 と高速度 n 形ドービ ング非品質シリコン13を順次に熱着する。図5のよう にソース電極 12 と高濃度 n 形ドーピング非晶質シリコ ン1.3 を選択的に除去しないで、すぐ全面に絶縁膜 1.4 とアルミニウム 15を蒸着し、図7~図10のような工

程で垂直形薄膜トランジスターを製造する。

【〇〇18】本発明の第1及び第2実施側において、実 性非晶質シリコンの代わりに実性多結晶シリコンを形成 することもでき、高濃度n形非晶質シリコンの代わりに 微細結晶シリコン(Micro-cristal)を使 用してもかまわない。

【ロロ19】このように製造された本発明の第1及び第 2実施例は次のような特徴がある。即ち、本発明の第1 実施例は第2実施例より工程が複雑であるが、ゲート電 様 1 5 a とソース電極間の寄生容量が小さくてノイスが ない。反面、本発明の第2実施例は第1実施例よりゲー ト電径とソース電極間に寄生容量が発生し得るが、第1 実施例の工程に比べて簡単である。

【〇〇2〇】このように製造された本発明の動作は次の ようであ る.図12は本発明の薄膜トランジスターを説 明するための断面図で、上部のドレーン電極19e、1 9 b を接地し、ゲート電極 1 5 a に正電圧を印加する と、ゲート電極15gの表面のアルミナ15に電界が形 成され、アルミナと接 している実性非晶質シリコン1 7

の境界に負電化が集まることになる。 【0021】この際に、ゲート電極 15 a に所定限度以 上のゲート電圧(しきい電圧)を印加すると、ソース/ ドレーン間に電流流動可能チャンネルが作られるので、 ソース電径 1 2 に電圧を印加すると電流が築通すること になる。又、TFTの構造にあっては、ソース/ドレー ン電径が上下部に分離されて形成されているので、電流 がソース/ドレーン間に垂直方向に流れることになる。 このような本発明の垂直形浮映トランジスターを一般の 平面形豫隊トランジスターに比べてみると、実性非晶質 シリコン17の垂直厚さがチャンネルの長さとなり、ソ ース電径12の水平長さがチャンネルの帽となる。 [0022]

【発明の効果】以上説明したような本発明の垂直形造膜 トランジスターは次のような効果があ る。従来の垂直形 意味トランジスターに比べて、ゲート電圧でチャンネル を容易に調節し得る。即ち、従来のTFTの標準にあっ ては、ソース電極が上部ドレーン電径と下部ゲート電極 の間に位置し、電流の挙通時にソース電極上部にチャン ネルが形成されないため、ソース電極上部の直列抵抗が 高くなってチャンネル伝導度が大変小さくなる欠点があ ったが、本発明はチャンネルがゲート電径と活性層間の 境界の全面に形成されるためチャンネル伝導度が大変良

好でチャンネルの調節が容易である。

【〇〇23】ゲート印加電圧による電流のオン/オフ比 がいいので高電流用トランジスターとしての動作が可能 である。即ち、ゲートの両側にチャンネルが形成され、 チャンネル伝導度が優れるためゲート印加電圧による電 流のオンノオフ比が向上する。

【図面の簡単な説明】

【図 1】従来の垂直形薄膜トランジスターの製造工程を 示す断面図である。

【図2】図1の駆動方式を説明するための断面図であ

【図3】図1のゲート毎圧によるソース/ドレーン竜圧 /電流のグラフである。

【図4】本発明の重直形薄膜トランジスターの製造工程 を示す断面図である。

【図5】本発明の垂直形薄膜トランジスターの製造工程 を示す断面図である。

【図 6】本発明の垂直形薄膜トランジスターの製造工程 を示す断面図である。

【図7】本発明の垂直形豫棋トランジスターの製造工程 を示す断面図である。

【図8】本発明の垂直形薄膜トランジスターの製造工程 を示す断面図である。

【図9】本発明の垂直形薄膜トランジスターの製造工程 を示す断面図である。

【図 1 0】本発明の垂直形理棋トランジスターの製造工 程を示す断面図である.


【図11】他の実施例の断面図である。


【図12】図4~図10の動作を説明するための断面図 である。


【符合の数明】


- 11 ガラス基板
- 12 ソース電極
- 高濃度の形ドーピング非晶質シリコン 13
- 14 经验数
- 15 a アルミニウム ゲートシリコン アルミナ 1 5
- 15
- 17 英性非晶質シリコン
- 高濃度の形ドーピング非晶質シリコン 18
- 金属电径
- 19e, 19b ドレーン策様


[图 5]


























This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

belects in the images include but are not limited to the items checke	a:
BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
FADED TEXT OR DRAWING	
BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	÷
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.